EVLSTGAP3SXS-H

STMicroelectronics
511-EVLSTGAP3SXS-H
EVLSTGAP3SXS-H

Fabricante:

Descripción:
Herramientas de desarrollo de administración de IC Half-bridge evaluation board for STGAP3SXS SiC MOSFETs isolated gate driver with

Ciclo de vida:
Nuevo producto:
Lo nuevo de este fabricante.

Disponibilidad

Existencias:
0

Aún puede comprar este producto que se encuentra pendiente.

En pedido:
16
Se espera el 03/06/2026
24
Se espera el 03/09/2026
Mínimo: 1   Múltiples: 1   Máxima: 10
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Se puede aplicar una tarifa de 12 % si el envío es a los Estados Unidos.
Cantidad Precio unitario
Precio ext.
$58.44 $58.44

Atributo del producto Valor de atributo Seleccionar atributo
STMicroelectronics
Categoría de producto: Herramientas de desarrollo de administración de IC
RoHS:  
Evaluation Boards
Gate Driver
5 V
STGAP3SXS
STGAP3SXS
Marca: STMicroelectronics
Empaquetado: Bulk
Tipo de producto: Power Management IC Development Tools
Cantidad de empaque de fábrica: 1
Subcategoría: Development Tools
Peso de la unidad: 150 g
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

CAHTS:
9030820000
USHTS:
9030820000
KRHTS:
9030820000
TARIC:
9030820000
MXHTS:
9030820100
ECCN:
EAR99

Placa de evaluación de medio puente EVLSTGAP3SXS-H

STMicroelectronics EVLSTGAP3SXS-H Half-Bridge Evaluation Board is designed to evaluate the STGAP3SXS isolated single-gate driver. The STGAP3SXS is characterized by 10A current capability, rail-to-rail outputs, and optimized UVLO and DESAT protection thresholds for SiC MOSFETs. This feature makes the device optimal for high-power motor drivers in industrial applications. The gate driver has a single output pin and a driver line for an external Miller CLAMP N-channel MOSFET. This option optimizes positive and negative gate spike suppression during fast commutations in half-bridge topologies.